3D ICパッケージング：異種接合技術の発展とその場加熱原子間力顕微鏡によるプロセス設計支援
陳智 講座教授、林懷恩 博士生
國立陽明交通大學 材料科學與工程學系
-
|
3D ICパッケージングと異種接合技術 |
近年、人工知能（artificial intelligence）および高性能コンピューティング（high performance computing）市場の急速な成長により、半導体技術はより高性能かつ低消費電力の方向へと進んでいます。一般的に、チップ性能の向上はトランジスタサイズを縮小することで実現されてきましたが、サイズが縮小し続けることで、量子トンネル効果によるリーク電流が増加し、消費電力の増大を招いています[1]。この課題を解決するため、フィン型電界効果トランジスタ（FinFET）やゲート・オール・アラウンド型電界効果トランジスタ（GAAFET）などのトランジスタ構造を垂直方向に構築した3D ICがCMOS技術の発展の主流となり、市場での成功を収めています。しかし、CMOS技術ノードの縮小に伴い、後工程（BEOL）における配線長と配線の複雑さが増加し、その結果配線遅延が大幅に増加しており、これがチップ性能向上の新たなボトルネックとなっています[2]（図1）。さらに、3D ICアーキテクチャの複雑さにより、製造および研究開発コストが高止まりしています。これらの問題を解決するために、2.5D/3D ICパッケージング技術が登場しました。異なる機能を持つチップを高密度に統合することで信号伝送経路を短縮し、システム全体の消費電力を削減できます。中でも、3D ICパッケージング技術は、システム統合度、体積、性能の面で多くの利点があり、単位コストを効果的に削減できるため、モア・ザン・ムーア（More than Moore）を継続させる鍵になる技術となっています[3]（図2）。
図1 CMOS技術ノードの進歩に伴うゲート遅延と配線遅延の関係。配線遅延がチップ性能向上のボトルネックとなっています[2]。 |
図2 3次元集積回路は垂直方向にパッケージングされており、異なる機能を持つチップを高密度に統合することでシステムレベルの性能を向上させ、ムーアの法則[3]が継続されます。 |
3D ICパッケージング技術において、ウェハの垂直積層は重要なプロセスです。現在、ウェハ積層の主流は依然としてはんだバンプ（solder bump）が中心です。しかし、接続ピッチの微細化に伴い、はんだバンプ技術は、ネッキング（necking）、デプレッション（depletion）、コラプシング（collapsing）など、多くの信頼性の問題に直面しています[4,5]。これらの課題を解決するために、異種接合技術が開発されました。この技術ははんだバンプと比較して、単一プロセスで絶縁誘電体層と金属配線層を同時に形成できるため、高密度で低抵抗の相互接続を実現し、消費電力をさらに削減できます。その結果、この技術は多くの半導体企業に広く使用されています。たとえば、ソニー（Sony）は2016年にCMOSイメージセンサー（CIS）へ導入し [6]（図4）、これは業界初の異種接合技術を使用した製品となりました。アドバンスト・マイクロ・デバイセズ（AMD）は2022年にTSMCのSoIC技術を採用した最初のサーバープロセッサを発表し、消費電力の大幅な低減を実現しました（図5）。異種接合の量産への導入に伴い、3D IC パッケージングの重要性は日々高まっています。
図3 はんだバンプの微細化に伴う寸法・間隔の縮小が引き起こす信頼性問題[4, 5]。
図4 Samsung Galaxy S7のレンズに組み込まれた、異種接合技術を用いたソニーのCMOSイメージセンサー[6]。 |
図5 異種接合技術を採用した初のサーバー向けプロセッサを発表したAMD。[出典: AMD] |
異種接合技術は高密度コンタクトを実現し、チップ性能を向上させることができる一方で、その特殊な接合メカニズムにより、多くの製造上の課題を伴います。図6に示すように、まず銅/二酸化ケイ素埋め込みビア（Cu/SiO2 damascene via）を持つ上下のウェハ（またはチップ）の位置合わせを行い、次に、室温で誘電体層の接合を行います。最後に、高温のポストアニール工程において、銅と二酸化ケイ素の熱膨張係数の不一致を利用し、銅パッドが膨張して対向する銅パッドと接触することで銅-銅接合が完了します。アニール中の銅パッドの膨張はナノメートルレベルに過ぎないため、銅/二酸化ケイ素埋め込みビアの製造は非常に高難度です。銅パッドの化学機械平坦化（chemical mechanical planarization, CMP）中に過研磨（over-polishing）が生じると、ポストアニールでの接合が不十分となり、プロセス不良につながります（図6b）。したがって、異種接合プロセスの歩留まりを向上させるには、CMPの精密制御と高温での銅パッドの膨張を正確に把握することが極めて重要です。従来の研究では、有限要素解析（finite element analysis, FEA）[7-9]などのシミュレーションを用いて高温での銅パッドの熱膨張を算出した例はありますが、直接測定による検証は行われていませんでした。この課題を補うために、本研究チームは、その場加熱原子間力顕微鏡（in-situ heating atomic force microscopy, in-siu AFM）を用いて、昇温条件下での銅パッドの表面形状変化を観察し、実際の膨張量を取得することに初めて成功しました。このデータにより、CMPで制御されるCuパッドの凹み量（Cu recess）やアニール温度といった異種接合プロセスのプロセスウィンドウ（process window）を把握できるだけでなく、シミュレーション値の正確性の検証も可能となり、関連応用分野における大きなブレークスルーとなりました。
図6 異種接合のプロセスフロー。ウェハ（またはチップ）の位置合わせ、室温での誘電体接合、およびポストアニールによる銅と銅の接合を含む。（a）最適化された銅パッドの凹み量（Cu recess）の場合と、（b）過剰な凹み量の場合[10]。
|
その場加熱原子間力顕微鏡の動作原理 |
原子間力顕微鏡（AFM）は、表面形状の解析に広く用いられています。主な構成要素は、プローブを備えたカンチレバー（cantilever）、圧電スキャナ（piezoelectric scanner）、レーザー光源、および光検出器（photodetector）です。AFMの基本原理は、試料表面をプローブで走査し、そのプローブ位置の変化をレーザー光で検知することで、表面形状マップを作成するものです。AFMには主に接触モード（contact mode）、非接触モード（non-contact mode）、タッピングモード（tapping mode）の3つのモードがあり、それぞれ異なる用途に適しています。中でもタッピングモード（tapping mode）は、最も高い空間分解能を有するため、表面形状解析に広く用いられています。
|
図7 その場加熱原子間力顕微鏡の模式図。温度制御可能な試料ステージとプローブ、ガス流量制御システム、シリコーンゴムシールを含む[12]。 |
タッピングモードでは、カンチレバーは共振周波数付近で振動し、プローブは試料表面に断続的に接触します。プローブが試料に近づくと、プローブと試料との相互作用により振動振幅が減少し、圧電フィードバックシステムがプローブの垂直位置（Z軸）を調整して一定の振動振幅を維持します。走査中のZ軸変位量を記録することで、試料の3次元形状マップを生成し、高分解能のイメージが得られます。一般的に、タッピングモードAFMの垂直分解能は0.1nm未満です。これは圧電素子の高い感度によるもので、銅パッドの膨張を精密に測定するのに十分な値です。
タッピングモードAFMの動作原理に基づけば、測定中にカンチレバーの共振周波数と振幅が安定している限り、加熱条件下でもAFMは動作可能です。本研究では、図7に示すとおり、試料加熱ステージとカンチレバー、ガス制御システム、およびシリコーンゴムシールを備えた Bruker Inc.のDimension ICONを使用しました。本研究の測定範囲は室温（RT）から 200°Cまでとし、熱ドリフト（thermal drifting）を回避するために、スキャン前に熱平衡に達するまで各測定温度を15分間維持しました[11]。さらに、プローブと試料表面の温度差によって発生する誤差を減らすために、測定時に試料とカンチレバーを同時に同一温度まで加熱しました。また、銅パッド表面の酸化を防ぐために、測定中は一定流量のアルゴン（Ar）ガスをシリコーンゴムシール内部に継続的に導入しました。 |
|
In-situ AFMを用いた異種接合プロセス設計支援 |
本研究では、図8に示すように、In-situ AFMを用いて、銅/二酸化ケイ素埋め込みビアの表面状態をさまざまな温度で記録しました。温度の上昇に伴い、銅パッドの色が濃褐色から淡白色へと変化し、これは銅パッドの表面高さが温度とともに増加していることを示しています。同様な結果は、断面膨張曲線（図8b）からも確認できます。図8cは、異なる温度条件における銅と二酸化ケイ素表面の表面高さの差を示しています。室温では、銅パッドは二酸化ケイ素表面に対して約6ナノメートル凹んでいますが、150℃では二酸化ケイ素表面から突出し、200℃では約4ナノメートルの突出に達します。この結果は、銅パッドが凹んだ状態から膨張して突出するという、異種接合のメカニズムを直接測定により初めて実証したものです。さらに、この銅パッドを、凹みから突出の転移温度（150℃）で接合すると良好に接合できることを確認しました。本研究では、in-situ AFMを活用して異種接合のプロセス設計を支援できることを実証しました。
図8 室温から200℃まで測定した銅/二酸化ケイ素埋め込みビアの表面状態。（a）表面凹凸像と（b）断面形状、（c）異なる温度における銅と二酸化ケイ素表面の高低差。 |
図9 凹み-突出遷移温度（150℃）での試験片の良好な接合。 |
|
ナノ結晶銅を用いた二酸化ケイ素孔内での熱膨張率向上と異種接合への応用 |
異種接合において、化学機械平坦化（chemical mechanical planarization, CMP）のプロセス精度は製造歩留まりに直接影響を及ぼします。しかし、寸法と接続ピッチの微細化に伴い、銅パッドの熱膨張率はますます低下し、CMP精度に対する要求が非現実的になりつつあります[10]。そのため、熱膨張率の向上が新たなアプローチとして注目されています。関連文献では、銅パッドの合金化や、キャップ層（capping layer）を追加することで熱膨張率を約40%向上できることが報告されています[13]。しかし、このアプローチは金属間化合物（intermetallic compound, IMC）の形成や抵抗の増加を引き起こす可能性があり、既存のプロセスとの互換性がありません。この問題を解決するため、本研究チームは粒界工学（grain-boundary engineering）の概念を導入し、電気メッキによりナノ結晶銅（nanocrystalline Cu, NC-Cu）を形成し、熱膨張率を100%以上向上させることに成功しました[14]。
図10は、一般銅とナノ結晶銅の電子後方散乱回折（EBSD）結果です。電気メッキ中に結晶粒微細化添加剤（grain-refining additive）を添加することにより、銅パッドの粒径は約100ナノメートルまで微細化されます。in-situ AFMで測定した温度依存性表面形状結果（図11）は、ナノ結晶銅の膨張が非常に顕著であることを示しています。断面方向の膨張曲線（図12）からは、ナノ結晶銅の膨張が一般銅よりも100％以上高いことが分かります。累積分布図（図13）からも、ナノ結晶銅の膨張が統計的に有意に一般銅よりも大幅に大きいことが示され、異種接合プロセスウィンドウを改善する高い可能性を示しています。さらに、銅パッドの膨張が正規分布に従うことも示しており（図13）、その下限（lower limit）が異種接合のプロセスウィンドウ（process window）に相当し、これはシミュレーションでは得ることの難しい重要な値です。
図10 EBSDトップビュー，（a）一般銅 （b）ナノ結晶銅[14]。 |
図11 室温から200℃までの表面形状変化，（a）一般銅 （b）ナノ結晶銅[14]。 |
図12 200℃における一般銅とナノ結晶銅の断面膨張曲線[14]。 |
図13 一般銅とナノ結晶銅の膨張量の累積分布[14]。 |
|
技術展望 |
半導体市場の拡大に伴い、3D ICパッケージングはチップ性能の向上に不可欠なものとなっています。しかし、その中核プロセスである異種接合は、微細化に伴う銅パッドの膨張量の低下など、接合の信頼性と歩留まりに影響を与える多くの技術的課題に直面しています。これらの課題に対処するため、本研究チームはその場加熱原子間力顕微鏡（in-situ AFM）を用いて、銅/二酸化ケイ素埋め込みビアの表面状態をさまざまな温度で直接測定し、統計的に有意な銅パッドの膨張データを取得し、異種接合のプロセスウィンドウを決定しました。さらに、粒界工学（grain boundary engineering）を活用して銅パッドの粒径をナノメートルレベルまで微細化することで、熱膨張挙動を大幅に改善しました。これにより、現在の半導体プロセスとの互換性を保ちながら、膨張率を100%以上向上させることができました。この技術革新は、微細ピッチ異種接合への高い応用可能性を示しています。
Reference:
[1] R.W. Keyes, Physical limits of silicon transistors and circuits, Reports on Progress in Physics, 68 (2005) 2701.
[2] M.R. Baklanov, C. Adelmann, L. Zhao, S. De Gendt, Advanced interconnects: materials, processing, and reliability, ECS Journal of Solid State Science and Technology, 4 (2015) Y1-Y4.
[3] W. Arden, M. Brillouët, P. Cogez, M. Graef, B. Huizing, R. Mahnkopf, More-than-Moore white paper, Version, 2 (2010) 14.
[4] C. Chen, D. Yu, K.-N. Chen, Vertical interconnects of microbumps in 3D integration, MRS bulletin, 40 (2015) 257-263.
[5] K. Oi, S. Otake, N. Shimizu, S. Watanabe, Y. Kunimoto, T. Kurihara, T. Koyama, M. Tanaka, L. Aryasomayajula, Z. Kutlu, Development of new 2.5 D package with novel integrated organic interposer substrate with ultra-fine wiring and high density bumps, 2014 IEEE 64th Electronic components and technology conference (ECTC), IEEE, 2014, pp. 348-353.
[6] Y. Kagawa, N. Fujii, K. Aoyagi, Y. Kobayashi, S. Nishi, N. Todaka, S. Takeshita, J. Taura, H. Takahashi, Y. Nishimura, Novel stacked CMOS image sensor with advanced Cu2Cu hybrid bonding, 2016 IEEE International Electron Devices Meeting (IEDM), IEEE, 2016, pp. 8.4. 1-8.4. 4.
[7] E. Beyne, S.-W. Kim, L. Peng, N. Heylen, J. De Messemaeker, O.O. Okudur, A. Phommahaxay, T.-G. Kim, M. Stucchi, D. Velenis, Scalable, sub 2μm pitch, Cu/SiCN to Cu/SiCN hybrid wafer-to-wafer bonding technology, 2017 IEEE International Electron Devices Meeting (IEDM), IEEE, 2017, pp. 32.34. 31-32.34. 34.
[8] S. Furuse, N. Fujii, K. Kotoo, N. Ogawa, S. Saito, T. Yamada, T. Hirano, Y. Hagimoto, H. Iwamoto, Behavior of Bonding Strength on Wafer-to-Wafer Cu-Cu Hybrid Bonding, 2022 IEEE 72nd Electronic Components and Technology Conference (ECTC), IEEE, 2022, pp. 591-594.
[9] M.-K. Kim, S. Park, A. Jang, H. Lee, S. Baek, C. Lee, I. Kim, J. Park, Y. Jee, U.-B. Kang, Characterization of die-to-wafer hybrid bonding using heterogeneous dielectrics, 2022 IEEE 72nd Electronic Components and Technology Conference (ECTC), IEEE, 2022, pp. 335-339.
[10] H.-E. Lin, W.-L. Chiu, H.-H. Chang, Y.-T. Yang, C. Chen, Revealing challenges of downscaling effects on Cu thermal expansion in advanced hybrid bonding using in-situ AFM, Applied Surface Science, (2025) 162539.
[11] B. Bhushan, Nanotribology and nanomechanics: an introduction, Springer, 2008.
[12] H.-E. Lin, D.-P. Tran, W.-L. Chiu, H.-H. Chang, C. Chen, In-situ measurement of thermal expansion in Cu/SiO2 hybrid structures using atomic force microscopy at elevated temperatures, Applied Surface Science, 662 (2024) 160103.
[13] S. Dag, M. Liu, L. Jiang, A. Kiaee, G. See, P. Lianto, B. Ayyagari-Sangamalli, E.M. Bazizi, Development of copper thermal coefficient for low temperature hybrid bonding, 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC), IEEE, 2023, pp. 342-349.
[14] H.-E. Lin, D.-P. Tran, W.-L. Chiu, H.-H. Chang, C. Chen, Enhanced thermal expansion with nanocrystalline Cu in SiO2 vias for hybrid bonding, Applied Surface Science, 672 (2024) 160784.
